HyeM

MIPS 시스템 MIPS(Microprocessor without Interlocked Pipeline Stages) : 밉스 테크놀로지에서 개발한 RISC ISA(명령어 집합구조)이다. 디자인 설계 원리 규칙적인 것이 간단성을 위해 좋음 많이 발생되는 사항을 빨리 처리함 적을 수록 빠름 좋은 설계는 좋은 절충안을 요구함 각 설계 원칙을 하나씩 자세히 살펴보자. 설계원칙#1. 규칙적인 것이 간단성을 위해 좋음 " 일관성 있는 명령어 형태 같은 수의 피연산자 _ source 2개, destination 1개 " 하드웨어로 구현 쉬움 명령어 addition(+)과 subtraction(-) ex ) add a, b, c ; b와 c를 더하여 a에 저장 첫번째 오퍼랜드(a) : destination 두번째 오..

캐시기억장치 캐시기억장치 : 주기억장치(RAM) 저장된 명령어 or 데이터 일부를 임시적으로 복사해서 저장하는 장치 (임시적으로 복사 = 자주 사용하는 명령어 저장했다가 cpu에 제공) 특징 : - 주기억장치 보다 빠름 _ 명령어or 데이터 저장&인출 속도 UP - 자주 사용되는 명령어들을 캐시에 저장해두어, CPU에 빠르게 제공 - 고속완충제역할을 하는 기억장치 _ 느린 주기억장치와 빠른 중앙처리장치(CPU)사이에서 속도 차이 줄여줌 캐시 기억장치는 왜 필요할까 ?? # 만약에 없다면 ? 동작 과정 : cpu가 주기억 장치에 접근 → 주기억장치에서 정보 획득 → cpu의 명령어 레지스터 등에 저장 => SLOW 느림! (cpu -> 주기억장치 -> cpu) ~~~>비효율적임. 매번 cpu가 주기억장치에..

분기 명령어 분기 : 다른곳으로 이동하는 것 형태 : BRZ(branch if zero) 211 : 조건분기; 조건코드가 0이면 211로 분기하라는 명령어 BR 202 : 무조건분기; 무조건 202번지로 분기하라는 명령어 BRE(branch if equal) R1, R2,235 : 조건분기; 레지스터R1과 레지스터 R2이 내용이 같다면 235번지로 분기하라는 명령 명령어가 저장되어 있는 부분은 메모리의 코드 영역이다. 202 : SUB X, Y ; 203 : BRZ 211 ; 202번지의 x-y가 0이면(x와 y가 같다면), 203번지의 BRZ 211에서 분기를 할 것이다. 210 : BR 202 ; 무조건 202번지로 분기해야 된다. 225 : BRE R1, R2, 235 ; 레지스터 R1과 레지스터 ..

01. 구성요소 속도 & 용량 비교 CPU 레지스터 캐시기억장치 : Static Ram 주기억장치 : Dynamic Ram 보조기억장치 : 하드디스크, 플로피 디스크, 자기테이프 1->4 순서로, 1번이 가장 속도가 빠르고, 가격이 비싸며, 4->1 순서로, 4번이 가장 용량이 크다. 02. CPU 구성 요소 ALU (연산장치 , Arithmetic Logic Unit) 제어장치(컨트롤유닛; Control Unit) 레지스터(register) 버스 1. ALU (연산장치) 실제 연산을 담당하는 ALU 블록, 연산은 산술연산과 논리 연산 2가지로 나뉜다. **구성요소 가산기, 보수기, 누산기, 시프터, 데이터 레지스터, 오버플로우 검출기, 상태 레지스터 등으로 구성되어 있다. - 가산기 : 2개 이상의 수..